在验证调试过程中，如果有时候能在终端打印一些信息是非常有帮助的。

        比如你在验证一个串口的环回模块，发送端每隔一段时间就会发送1个BYTE数据到接收端。如果你不想通过一个一个地比对波形来验证发送与接收是否一致的话，你可以选择将每一个发送的值和接收的值直接打印到终端。

        又比如你的RTL中某个参数出现了一个不在预期范围内的值，你就可以在此时打印一条错误信息到终端，这样很快就可以知道RTL是否有问题，而不是双眼一直死死地盯着你的波形图。

        Verilog语法给我们提供了4个系统函数，都可以在终端显示变量信息，根据其使用方法可以划分为3类：

        $display可以直接打印一条文本信息，并在每一次$display执行后会自动换行，比如：

        在vivado窗口观察的打印结果：

        $write的用法与$display一致，区别在于，一条$write语句执行完后，不会自动换行。比如下面的代码：

        其打印结果就是：

        这两个系统函数除了直接打印文本外，也可以打印变量的值，其格式为（以$display为例）：

                                                                $display("%b %b",a,b) ；

        和C语言一样，其中a,b为期望输出的变量值，%b为变量输出的格式，其表示为2进制输出。其他的输出格式如下：

        除此，使用转义字符，例如：

        比如，输出2个数相加过程及其结果：

         其打印结果展示了两次1bit的二进制加法过程和结果：

        $strobe 为选通显示任务。$strobe 使用方法与 $display 一致，但打印信息的时间和 $display 有所差异（也可以直接打印文本）。

        当许多语句与 $display 任务在同一时间内执行时，这些语句和 $display 的执行顺序是不确定的，一般按照程序的顺序结构执行。两者的区别在于：$strobe命令会在当前时间部结束时完成；而$display是只要仿真器看到就会立即执行。

        $strobe 是在其他语句执行完毕之后，才执行显示任务。例如：